LUBIS EDA bringt FormalOS auf den Markt: Infrastruktur für systematische und skalierbare formale Verifikation

Neue Plattform vereint bewährte Methodik, Tools, Automatisierung, optionale KI-Integration und Expertenwissen für einen planbaren, hochgradig verlässlichen RTL-Sign-off

KAISERSLAUTERN, Oct. 06, 2026 (GLOBE NEWSWIRE) -- Die LUBIS EDA GmbH, die Chipdesign-Teams mit fundierten Services und bewährten Methoden für die formale Verifikation dabei unterstützt, einen zuverlässigen RTL-Sign-off mit hoher Sicherheit zu erreichen, hat heute FormalOS angekündigt: eine Plattform für Verifikationsinfrastrukturen, die entwickelt wurde, um die formale Verifikation systematischer, skalierbarer und planbarer zu gestalten.

FormalOS stellt eine herstellerunabhängige Orchestrierungsebene für den Verifikationsablauf bereit und führt formale Engines, Apps und weitere Tools in einer einheitlichen Umgebung zusammen. Basierend auf dem LUBIS Proven Process bietet die Plattform Chipdesign-Teams die notwendige Infrastruktur, um formale Verifikation systematisch und in großem Maßstab einzusetzen – für einen planbaren und hochgradig verlässlichen Sign-off.

Die Plattform vereint:

• Strukturierte Workflows
• Praxiserprobte Methodik
• Proprietäre Verifikationsleitfäden
• Automatisierte formale Apps und Tools
• Verifikations-IP (VIP)
• KI-Integration (optional)
• Nachweise für den Sign-off
  

Während Simulationen häufig an ihre Grenzen stoßen, liefert die formale Verifikation lückenlose Nachweise für die Korrektheit eines Designs. Bisher war die Skalierung dieser Methode jedoch stark von individueller Expertise und manuellen Abläufen abhängig. FormalOS stellt die Infrastruktur bereit, um dieses Expertenwissen zu standardisieren und durchgängig anzuwenden – über den gesamten Verifikationsablauf sowie über Projekte, Teams und Tools hinweg.

„Da KI die Generierung von RTL beschleunigt und vereinfacht, wird es umso wichtiger, diese RTL-Designs zuverlässig abzusichern“, erklärt Dr. Tobias Ludwig, CEO und Mitgründer von LUBIS EDA. „Die formale Verifikation bietet die nötige Präzision für diese Herausforderung – doch für die Skalierung braucht es mehr als reine Tools oder individuelle Expertise. FormalOS eröffnet Teams einen systematischen Weg von den Verifikationszielen bis zu einem verlässlichen Sign-off.“

FormalOS wird im Rahmen von Kundenprojekten direkt in den jeweiligen Verifikationsumgebungen bereitgestellt und kommt bereits in allen laufenden Projekten von LUBIS EDA zum Einsatz. Die Ingenieure von LUBIS arbeiten eng mit den Kundenteams zusammen, um die Plattform, Methodik und Automatisierung auf das jeweilige Projekt abzustimmen und anzuwenden. Dabei wird die FormalOS-Infrastruktur über den gesamten Verifikationsablauf hinweg durch gezielte Beratung ergänzt.

Im aktuellen Bereitstellungsmodell enthält, hostet oder nutzt FormalOS standardmäßig keine KI-Technologie. Stattdessen bietet die Plattform eine Schnittstelle, über die Kunden ein KI-Modell oder LLM ihrer Wahl einbinden können. Ergänzend stehen spezielle KI-Skills zur Verfügung, die Bestandteile der LUBIS-Methodik für die Nutzung mit dem jeweiligen Modell aufbereiten. Die Kunden entscheiden selbst, ob sie KI einsetzen, welches Modell sie nutzen und wie dieses innerhalb ihrer Verifikationsumgebung eingesetzt wird.

Besuchen Sie die FormalOS-Produktseite, um mehr zu erfahren oder eine Demo anzufordern.

LUBIS auf der Verification & Semiconductor Futures

LUBIS wird FormalOS am 6. Oktober in Austin und am 8. Oktober in San Jose auf der Verification & Semiconductor Futures Conference der Chipdesign-Community präsentieren und an beiden Veranstaltungsorten als Aussteller vertreten sein.

Im Fachprogramm hält Dr. Tobias Ludwig an beiden Veranstaltungsorten jeweils um 11:00 Uhr Ortszeit den Vortrag „From Craft to System: A Platform Approach to Structured and Automated Formal Verification“. Der Vortrag beleuchtet den Unterschied zwischen der fachlichen Bewertung, die nur Spezialisten für formale Verifikation vornehmen können, und dem organisatorischen Aufwand, der mit der Orchestrierung dieser Arbeit verbunden ist. Zudem zeigt Ludwig auf, wie KI und Automatisierung diesen Aufwand zuverlässig übernehmen können, damit sich Ingenieure auf die Aufgaben konzentrieren können, die menschliche Urteilskraft erfordern.

Über den LUBIS Proven Process

Der LUBIS Proven Process ist eine fünfstufige Methodik für die formale Verifikation, die komplexe Verifikationsprojekte strukturierter, konsistenter und planbarer macht.

Die Methodik wurde veröffentlicht und steht Chipdesign- und Verifikationsteams als kostenloser Leitfaden zum LUBIS Proven Process zur Verfügung.

Über LUBIS EDA GmbH

LUBIS EDA unterstützt Chipdesign-Teams dabei, RTL-Designs mit einem systematischen und skalierbaren Ansatz für die formale Verifikation zuverlässig zum Sign-off zu bringen. Mit fundierten Services und bewährter Methodik hilft LUBIS Engineering -Teams, das Tapeout-Risiko zu senken, Zeitpläne verlässlicher vorauszusagen und die Möglichkeiten formaler Verifikation über das Know-how einzelner Experten hinaus zu skalieren.

Der LUBIS Proven Process bündelt jahrelange Erfahrung in der formalen Verifikation in einer ausgereiften und publizierten Methodik, die komplexen Verifikationsprojekten mehr Struktur und Konsistenz verleiht. In mehr als 325 SoC-, ASIC- und IP-Sign-off-Projekten hat LUBIS mehr als 900 kritische Designfehler entdeckt, die bei der Simulation übersehen wurden.

LUBIS hat seinen Hauptsitz im deutschen Kaiserslautern und betreut Kunden weltweit. Erfahren Sie mehr unter https://lubis-eda.com.

Fotos zu dieser Mitteilung sind verfügbar unter:
http://www.globenewswire.com/NewsRoom/AttachmentNg/d059c99f-5f6e-4d24-8498-da44031a08e8
http://www.globenewswire.com/NewsRoom/AttachmentNg/5491af60-c024-4880-9647-6cd75731a2cd

CONTACT: Ansprechpartner für Medien
McKenzie Ross | LUBIS EDA | mckenzie.ross@lubis-eda.com